

СПОСОБ АВТОМАТИЧЕСКОЙ КАЛИБРОВКИ «ВЕСОВЫХ» ТОКОВ В МНОГОРАЗРЯДНЫХ КМОП-ЦАП

Кононов В.С., к.т.н., ОАО «Специализированное конструкторско-технологическое бюро электронных систем», e-mail: casandra1983@mail.ru.

AUTO-CALIBRATION TECHNIQUE FOR WEIGHTED CURRENT SOURCES IN MULTIBIT CMOS-DAC

Kononov V.S.

Technique for calibration of weighted current sources, insensitive to type of used CMOS-technology, is described.

Key words: CMOS, DAC, source, calibration.

Ключевые слова: КМОП, ЦАП, источник, калибровка.

Рассмотрен способ калибровки «весовых» токов нечувствительный к типу используемой КМОП-технологии.

Введение

В статье [1] рассматривался способ калибровки «весовых» токов в многоразрядных КМОП-КНИ-ЦАП, основанный на эффекте влияния подканальной области МОП-транзистора на ток стока (рис. 1).

Однако, как было отмечено в этой работе, такой способ ориентирован на использование КМОП-КНИ-структуры, которая позволяет разделить РМОП и НМОП-транзисторы диэлектрическими перегородками и, таким образом, предотвратить образование тиристорной связи. Несмотря на высокую эффективность способа [1], его нежелательно использовать в КМОП-структуре с объемным кремнием, так как при снижении напряжения на подканальной области в РМОП-транзисторе повышается риск образования тиристорной связи. Поскольку КМОП-структуры с объемным кремнием продолжают широко использоваться в производстве микросхем различного назначения, поиск альтернативных способов калибровки характеристик многоразрядных ЦАП остается актуальным.

Целью данной статьи является разработка альтернативного способа калибровки «весовых» токов в многоразрядных КМОП-ЦАП, пригодного для использования в составе КМОП-структур КНИ-типа и на объемном кремнии.

Обратимся к блок-схеме N -разрядного КМОП-ЦАП, показанной на рис. 2. Если не останавливаться на причи-

нах, приводящих к нарушению двоично-взвешенного распределения «весовых» токов, тем более, что в статье [1] они уже рассматривались, а исходить из понимания калибровки как процесса добавления или, наоборот, отъема тока в каждом источнике «весовых» токов, то этот процесс можно реализовать с помощью схемы, показанной на рис. 3.

Схема (рис. 3) работает следующим образом.

При поступлении m -разрядного A -кода на вход калибрующего ЦАП через его выходы начинают протекать токи I_{k-} , I_{k+} . Если $I_{k+} > I_{k-}$, то «весовой» ток увеличивается на $\Delta I = I_{k+} - I_{k-}$. При обратном соотношении токов I_{k+} и I_{k-} «весовой» ток, наоборот, уменьшится на $\Delta I = I_{k-} - I_{k+}$. В итоге, изменяя A -код, можно корректировать эффективную величину «весового» тока.

Несмотря на очевидную эффективность, схема (рис. 3) не совсем удобна для практического применения. При размещении транзисторов T_1 , T_2 и калибрующего ЦАП рядом с источником «весового» тока возрастает площадь кристалла, а при их переносе на периферию кристалла, который можно осуществить без заметного увеличения этой площади, возрастает паразитная емкость на выходе источника «весового» тока, что, в свою очередь, может привести к возрастанию времени установления калибруемого ЦАП [2]. Следует отметить, что




Рис. 1. Схема включения транзистора (а) и электрическая зависимость (б), иллюстрирующие влияние подканальной области на ток стока I_c : U_n – напряжение питания; $U_з$, U_c , U_k – напряжения на затворе, стоке и подканальной области соответственно




Рис. 2. Блок-схема N -разрядного ЦАП на источниках тока (а) и базовая ячейка такого ЦАП на РМОП-транзисторах (б): $Вых_1, Вых_2$ – токовые выходы




Рис. 3. Блок-схема, иллюстрирующая принцип калибровки по новому способу: $I_0 2^{i-1}$ – «весовой» ток i -го источника; A – m -разрядный код управления калибровкой; I_{k-}, I_{k+} – выходные токи калибрующего ЦАП;

T_1, T_2 – транзисторы, образующие токовое зеркало ($T_1 \equiv T_2$) даже при расположении транзисторов T_1, T_2 и калибрующего ЦАП рядом с источником «весового» тока паразитная емкость на выходе этого источника заметно возрастает, так как выходные шины калибрующего ЦАП с «токовой» архитектурой имеют собственную паразитную емкость достаточно большой величины [3, 4].

Для устранения этого недостатка схему (рис. 3) можно преобразовать к виду, показанному на рис. 4.




Рис. 4. Модифицированная блок-схема калибровки «весового» тока

Несмотря на некоторое усложнение схемы (рис. 4) по сравнению со схемой (рис. 3), она более привлекательна для практического применения.

Во-первых, схема (рис. 4) позволяет без увеличения паразитной емкости на выходе источника «весового» тока перенести все транзисторы, кроме T_1 и T_2 , и кали-

рующий ЦАП на периферию кристалла.

Во-вторых, согласно известному принципу токового зеркала размеры транзисторов T_3, T_4 и других транзисторов в составе калибрующего ЦАП можно существенно уменьшить и, таким образом, снять возможные проблемы при их размещении на периферии кристалла.

И, наконец, эта схема не использует нетиповые соединения транзисторов, которые могут привести к избыточному риску возникновения тиристорного эффекта при создании КМОП-ЦАП на объемном кремнии.

Завершая проведенный анализ, отметим, что в данной статье основное внимание было уделено технике калибровки «весовых» токов, а рассмотрение собственно процесса калибровки и аппаратных затрат на его осуществление не планировалось. Эти вопросы подробно изложены в статье [1].

Выводы

Предложенный способ калибровки «весовых» токов в КМОП-ЦАП на источниках тока не отличается высокой чувствительностью по сравнению со способом [1] к типу используемой технологии (с КНИ-структурой или на объемном кремнии) и незначительно уступает этому способу по затратам площади кристалла на размещение средств калибровки рядом с источниками «весовых» токов (два транзистора вместо одного резистора).

Литература

1. Кононов В.С. Автоматическая калибровка многоразрядных КМОП-КНИ-ЦАП на источниках тока / В.С. Кононов // Вестник Воронежского государственного технического университета. – 2016. – Т. 12. – №2. – С. 72-74.
2. Кестер У. Аналого-цифровое преобразование: Монография / У. Кестер; пер. с англ. Е.Б. Володина. – М.: Техносфера, 2007. – 1016 с.
3. Baker R.J. CMOS: Circuit Design, Layout and Simulation / R.J. Baker – IEEE Press, 2005. – 1039 p.
4. Rudy van de Plassche. CMOS integrated analog-to-digital and digital-to-analog converters / Rudy van de Plassche. – Kluwer academic publishers, 2003. – 588 p.